如下图是一个top文件的背压

如果把原本应该是外界输入的变量m_ip_hdr_ready通过phv_parser_hdr_ready来“赋值！！！”，那么模块内部本该有的ready信号，就会是Z高阻态，因为没有给到值。

正确的赋值

将整个模块的m_ip_hdr_ready,赋值给最后一个模块的ready，这样才是正确的AXIS控制信号的给法。